Mentor Graphics Calibre 2007.1_25 Linux 寄生參數萃取软件
Calibre?是业界唯一完整的实体验証与次波长解决方案，Calibre实体验証套装工具，包括Calibre DRC与Calibre LVS在內，可確保积体电路实体设计遵守代工製造规格要求，元件功能也符合原设计规格。针对次波长设计，Calibre则利用阶层式验証引擎提供一组套装工具，可以新增或建立模型，並且验証四种主要的解析度强化技术，分別是光学製程修正（OPC）、相位移光罩（PSM）、Scattering Bar和偏轴照明（OAI）技术。身为实体验証工具市场领导者，Calibre已成为许多厂商採用標准，包括全球最大的整合元件製造商、晶圆代工厂商以及深次微米元件库供应商。
软件為完整版本，需要請聯繫電話：电话TEL: 186 0559 0805
■□■□■□■□■□■□■□■□■□■□■□■□■□■□■□
************************************************** **************************************
联系QQ：1270846518 联系QQ：1270846518
电话TEL: 186 0559 0805 电话TEL: 186 0559 0805
邮箱: gjtsoft@qq.com或 gjtsoft@sina.com(来信复回复)
查询更多软件请到：www.gjtsoft.com
请使用Ctrl+F 键来查询您所需软件,找到后联系我们QQ或是邮件,我们会第一时间为您回复
■□■□■□■□本廣告長期有效■□■□■□■□■□■□■□■
Calibre产品家族介绍：
Calibre DRC & LVS
Calibre产品家族已迅速成为深次微米实体验证与次波长可製造性的业界標准工具，並为设计规则检查（DRC）、佈局与线路对比检查（LVS）、晶片与佈局对比检查、以及电气规则检查（ERC）等应用带来快速可靠的解决方案。设计复度正不断增加，电路元件的体积也越来越小，Calibre工具的发展已將这两项趋势列入考虑，並採用特殊架构以满足未来设计挑战。
Calibre內建咚阈蕵O高的阶层式佈局处理引擎，可以在执行设计规则检查、佈局与线路对比检查、电气规则检查和晶片与佈局对比检查时，提供前所未有的咚闼俣龋涣硗膺€有光罩可製造性与强健性的分析与强化工具，它们会以光学製程修正和相位移光罩的形式与Calibre完全整合。由於核心引擎的功能极为强大，因此將来还会持续增加更多新功能，以充份利用它的开放式架构。
与设计方式无关（Design Style Independence）的重要性
Calibre的所有组態设定都是以標准验证规则格式（Standard Verification Rules Format）为基础，它的设计让工作规则编写人员（rule deck authors）觉得很熟悉，並足以执行最复杂的深次微米检查。由於Calibre与设计方式无关，同一组规则可用於展平式（flat）或阶层式方法，也可用於不同的设计方式 - 不必针对特定设计进行调整，也不必使用任何辅助档案；相反的，Calibre会使用一套独特、已通过实际考验的演算法，包括Selective Promotion?、Hierarchical Injection?和Bin Injection?，它们能自动分析和利用设计阶层架构的重复部份，减少验证周期时间，不必使用者提供设计的阶层架构资讯。
产品主要优点：
? 最佳工作效能：Calibre採用高效率处理引擎，可在数小时內提供扁平式与阶层式演算法的咚憬Y果，不像以前需要数天时间；另外还有多绪执行的功能选项，可大幅增加验证速度。
? 庞大处理容量：Calibre对於阶层式设计的处理容量几乎毫无限制，2GB或更多的记忆体存取能力可以协助客户发展大型设计专案；它也支援64位元作业系统，並提供4GB以上定址能力，多绪执行选项可以大幅提升工作效能，而且每颗处理器只须增加1-2%记忆体。
? 与设计方式无关：只有Calibre验证工具才能针对所有设计方式，提供操作简单的全自动阶层分析与最佳化能力，不但让执行过程更有效率，也不会影响工作效能。
? 最佳化的可製造性处理能力：所有设计规则检查工具中，只有Calibre完全整合晶片与佈局对比检查，可自动找出微影程序问题；它提供先进的天线检查能力、自动的平坦化填充功能（planarization fill）和以规则为基础的光学製程修正，为使用者带来一套完整的可製造性处理流程。
? 使用简单：Calibre产品线提供一套可立即使用的解决方案，能自动转换旧规则档案，並在结果显示环境內（Calibre RVE?）以图形操作方式轻易完成除错工作，故能整合至任何设计环境。简单又强健可靠的规则档案语法让程式设计更容易。
Calibre DESIGNrev
Calibre DESIGNrev：快速的全晶片显示和设计迭代（Design Iteration）
从第一次功能整合开始，一直到成功tape-out为止，对於必须整合与组合完整晶片的工程师来说，这是一个漫长艰辛的过程。隨著设计的大小和复杂度不断增加，传统佈局编辑工具已缺少足够处理容量，无法快速有效的显示、修改和储存佈局资料，即便是对整颗晶片的GDSII档案执行一些简单工作，例如开启、显示、修改和储存，就可能需要数个小时才能完成，也使得tape-out时程被白白耽误。
Calibre DESIGNrev可以迅速载入、显示和储存大型GDSII档案，加快全晶片设计的完成和tape-out时间；此外，Calibre DESIGNrev还允许工程师迅速缩放局部设计、寻找和修復实体验证错误、並且很方便的重新执行Calibre DRC和Calibre LVS。
产品主要优点
?只须数分钟即可开启数个GB大小的GDSII档案：这项能力可以大幅缩短Tape-Out时间。
?强健可靠的修改能力：剪下、复製、贴上、刪除、移动和更多功能，復原及重复执行的次数也不受限制，使用者还可以存取本地GDSII资料库內的资料，包括多边形、线段（edge）、文字、cells、instances、阵列和更多。
?快速高效率的迭代迴圈：快速的GDSII档案载入、显示、错误辨认、错误更正和重新执行其它工具，使用者可以很方便的重新验证整个设计，也可以只验证资料被修改的部份。
Calibre DESIGNrev协助Tape-Out准时完成
在全晶片除错过程中，工程师必须重复执行实体验证、错误辨认、错误更正和重新验证等步骤，这不但需要很长的时间，管理也非常困难。特別是晶片成长速度极快，已超过佈局编辑工具的能力范围，例如若使用早期的工具，开启一个2GB档案最长可能就要八个小时；此外，大型资料库也会拖慢標准显示功能（画面展开、缩放?等等），储存档案时可能又要多等待数个小时。
其它替代方法也未能解决这些问题，例如放置与绕线工具就缺乏强大的修改能力。资料库管理也很困难，专属资料库的编辑结果不一定为最终GDSII档案所截取，GDSII瀏灠工具虽能加快显示速度，却不允许修改或更正。
Calibre DESIGNrev是大型档案除错的最佳解决方案，可確保Tape-Out准时完成。
Calibre DESIGNrev採用高效能Calibre多边形引擎
Calibre DESIGNrev是Calibre家族一员，提供Calibre使用者熟悉的速度和容量，可在数分钟內开启和存取数个GB大小的档案，佔用的RAM记忆体空间也只有几分之一。
Calibre DESIGNrev 重要特色
快速弹性的显示功能
Calibre DESIGNrev允许使用者替每一层命名、指定每一层的顏色和填色方式、隱藏某些数值（cull values）、为常用视窗（view）设定书签（bookmark）和更多功能。
GDSII修改更简单
不同於GDSII资料显示工具，Calibre DESIGNrev允许使用者透过標准编辑功能，例如剪下、复製、贴上、新增、刪除、移动和中断，操作本地GDSII资料库中的物件，包括cells、instances、多边形、线段和文字。
更容易发现错误和重新执行实体验证
Calibre DESIGNrev也能和Calibre RVE紧密整合，提供更快的错误辨认以及资讯交互显示（cross-probing）功能；和Calibre Interactive搭配使用时，Calibre DESIGNrev还允许使用者启动执行Calibre DRC和Calibre LVS两套工具，使用者可以验证和再验证整个设计，也可以只验证被修改的部份设计。
支援可客製设定的tcl/tk巨集
Calibre DESIGNrev支援开放式標准的tcl/tk巨集语言，使用者可根据自己需求，客製设定这套工具；一个已事先定义的巨集函式库即利用这项功能，此巨集函式库会呼叫常用的Calibre DRC功能。
作业系统支援
在所有其它Calibre产品也支援的平台上，Calibre DESIGNrev可提供32和64位元支援，以下是建议的系统组態：HP-UX 11.0, 11i；Linux RedHat 7.0, 7.2；Solaris 7, 8。
Calibre RET (OPC and PSM)
包括Calibre OPCpro?、Calibre ORC?与 PSMgate?在內，Calibre家族次波长工具是业界首套功能完整的实体验证与可製造性解决方案；透过將光学製程修正、相位移光罩以及Scattering Bar技术紧密整合至业界標准实体验证工具Calibre DRCTM和Calibre LVS?，Calibre解决方案可提供精確的硅晶片成品、最快速的作业完成时间（Turn-Around-Time）与更高的製造良率。此外，就算您的设计包含一亿颗或更多电晶体，还必须准確更正与检验多个光学製程修正层与相位移光罩修正层，您仍能享受这些优点，而且在一夜之间完成所有工作。
Calibre可製造性产品系列將解析度强化技术（光学製程修正、相位移光罩以及Scattering Bar）与深次微米实体验证业界標准整合在一起，为生产工程师带来一套独特系统，包含全晶片的批次作业工具，並提供最快速的作业完成时间。
产品主要优点：
?精准的次波长晶片：就算电路结构小於光波长，Calibre的先进技术也能保证每次都精確转印至晶片上。
?单一执行程序，单一咚闾幚恚瑔我灰巹t档案（One run, one job, one deck）：Calibre的实体验证与次波长可製造性技术已完全整合，只须使用一组工作规则，就能將现有流程轻易升级至新一代技术。
?降低生产成本：Calibre提供「易於光罩製造」的光学製程修正与相位移光罩输出，让光罩成本减至最低，並大幅缩短写入作业的总时间。
?弹性的光学製程修正选择：Calibre可选择使用以规则为基础的光学製程修正，或是以模型为基础的光学製程修正，前者將咚阈枨鬁p至最少，后者提供最完整的更正能力，就算搭配相位移光罩也是一样；透过这项弹性，Calibre確保每一轮作业都使用最適当的光学製程修正技术。
?速度更快的晶片：完整的相位移光罩解决方案，让您做出体积更小但速度更快的电路佈局。
Calibre Interactive
Mentor Graphics的Calibre Interactive?是Calibre全晶片实体验证工具的最佳拍档，设计人员可在他们熟悉的积体电路佈局环境中，直接执行Cell与功能方块的互动验证，这些环境包括益华电脑的Virtuoso?与Mentor Graphics自己的IC Station?。
由於Calibre与Calibre Interactive都使用同样的规则档案，设计团队可选择Calibre实体验证工具套件，让它做为整个实体设计流程的单一实体验证解决方案，同时支援Cell与功能方块以及全晶片验证。这种做法可以避免验证流程未同步所造成的差异，也不必因为採用多家厂商的验证工具，而重复执行一些系统维护工作。
Calibre Interactive的处理模组也与Calibre全晶片验证工具完全相同，这確保它和Calibre一样，都能提供强健可靠的作业能力与精准的处理结果；Calibre不但是业界认可的標准验证工具，也是市场领导产品，
Calibre Interactive重要特色
· 从常见佈局环境中即可轻易使用这套工具，包括益华电脑的Virtuoso以及Mentor Graphics的IC Station
· 允许Cell与功能方块设计人员直接执行设计规则检查、佈局与线路对比检查以及电气规则检查功能，不必在验证时锁定佈局编辑器的使用权
· 使用的规则档案与Calibre相同，故能提供单一验证流程，避免多个流程引起的资料差异与重复维护工作
· 操作简单的图形使用者界面，可轻易重复执行Cell及功能方块验证
· 强大的RVE验证结果显示环境，佈局与电路图资讯交互显示、弹性的验证结果选择与排序以及佈局短路显示功能（electrical shorts isolation），可以省下大量除错时间
· 区域性设计规则检查（Area DRC），大幅缩短除错过程的验证周期时间
· 採用强大的Calibre处理模组，提供同样强健可靠的验证能力与精准处理结果
· 可以使用主要晶圆代工厂商精准且已通过认证的大量Calibre规则档案，包括特许半导体、IBM、台积电与联电。
Calibre Mask Data Preparation (MDP)
把Calibre效能带给光罩资料准备
从积体电路设计到晶圆光罩製作，Calibre MDP产品线让此流程更加完整；这组套件把解析度强化技术，例如相位移光罩、Scattering Bars和光学製程修正，所需要的资料操作咚悖╠ata manipulations）扩大延伸至光罩资料格式转换，而且整个过程只须执行一个批次作业程序。Calibre还提供独特的阶层式几何处理功能，包括各层佈局推导（layer derivation）、镜射、缩放比例（scaling）、旋转、平坦化填入（planarization fill）、全部和局部的大小调整（sizing）。流程最后会提供常用的光罩读写机格式输出，包括次波长领域的先进光罩製作资料格式，例如MEBES和Variable-Shaped-Beam（VSB）格式以及GDSII；此外，阶层式光罩规则检查（MRC；Hierarchical Mask Rule Checking）以及光罩近接效应修正（MPC；Mask Proximity Correction）也属於支援范围。另外还有操作简单的瀏灠显示工具，可更快完成问题区域的评估。
产品主要优点：
?整合式单一工具的光罩资料产生流程：轻鬆扩大Tape-Out验证和解析度强化技术的应用范围，使其也能支援光罩资料准备作业。
?阶层式几何处理：加快作业完成时间（Turn-Around Time），並將资料量减少。
?以高效率將GDSII输入档案直接转换为光罩读写机格式：使光罩读写机发挥最佳效能。
?阶层式光罩规则检查（MRC）：迅速完成设计的可製造性评估，避免光罩製作过程必须中断（stops）而浪费大量时间
?弹性的SVRF命令语言：允许透过以规则为基础的调整方式，执行光罩近接效应修正程序。
?使用简单：图形导向操作工具，更容易显示结果和执行验证。
光罩资料准备流程的演进
附图：从佈局至晶片製造，Calibre为此流程带来高效率的单一工具解决方案。
Calibre进入光罩资料准备领域
Tape-Out工程人员和光罩製造商都面对资料量和咚衔r间大幅增加的问题，原因在於设计的规模越来越庞大，工程师为了改善积体电路製造结果，也必须採用更复杂的解析度强化技术，例如光学製程修正、相位移光罩和Scatter-Bars。
为將设计资料转换为光罩读写机格式，传统方法会使用一种「展平式」（FLAT）形状处理引擎，其中包含各种几何处理步骤；但隨著设计复杂度的增加，这种方法已无法满足实际应用要求，因此厂商已开始採用其它替代工具，例如Calibre，由它们执行部份的处理功能，特別是几何处理。MDP是Mentor Graphics最新的Calibre套件，它会把全部必要功能整合至单一工具软体流程，並与解析度强化技术所须的资料操作步骤完美结合在一起，成为一套高效率、採取批次作业模式，而且包含所有步骤的的处理程序。佈局完成后，资料操作步骤的复杂度也会增加，再加上光罩製作的周期时间又很短，因此需要完整深入的可製造性检查（MRC）。
附图：针对光罩读写机的资料格式化功能让Calibre拥有从设计到製造的完整流程
结合Calibre阶层式规则检查功能和操作简单的显示工具，即可在製造晶片前迅速完成全晶片的检查。
Calibre MDP产品系列概述
? Calibre DRC、DRC-H，包括设计规则检查、光罩规则检查和光罩近接效应修正功能
? Calibre FRACTUREm
? Calibre VSB Formats
? Calibre MDPview
? Calibre RVE（结果显示环境）
依赖已通过实际考验的技术
Calibre阶层式形状处理引擎（Calibre DRC、DRC-H）是光罩资料准备套件的核心，也是许多其它工具的引擎，例如Calibre OPCpro、Calibre PSMgate、Calibre ORC和其它工具。根据「儘量利用阶层式架构」的原则，这套引擎在处理资料时，会採用已通过实际考验资料库演算法，例如Selective Promotion、Hierarchical Injection和Bin Injection；结合这些演算法和多绪执行能力，这套引擎可以更快完成处理作业。
很高的资料完整性（data integrity）
Calibre FRACTUREm会將已准备好进行光罩製作的设计资料匯出为MEBES光罩读写机格式，大量客户测试证明它的资料完整性可以和传统分割工具（fracturing utility）相媲美；透过Calibre统一、阶层式的处理方法，它可以加快庞大资料的执行时间，並使档案变得更小。
最佳化资料转换使光罩读写机提供更高产出率
输出格式也已最佳化，並经过大量测试验证，確保光罩读写机的工作最有效率。Calibre MDPview可轻鬆快速的显示输入GDS资料、处理过程的任何中间状態、以及任何支援格式的最后分割输出档案。透过结果显示环境的整合除错界面，系统可用高亮度標示光罩规则检查发现的任何问题，並迅速完成分析和修正。
弹性强大命令有效执行几何形状处理
利用SVRF命令语言，Calibre可执行许多几何处理步骤，包括全部和局部的资料大小调整（data sizing）、旋转、镜射、缩放比例、光罩顏色反转（tone reversal）、多层布林咚悖╞oolean layer operation）、平坦化填入（planarization fill）和资料off-setting。设计人员可在混合命令文稿（combined script）的不同输入层上，混合使用多个不同命令与功能，以规则为基础的光罩近接效应修正也可加入命令文稿档案。
几何处理功能
附图：针对光罩读写机的资料格式化功能让Calibre拥有从设计到製造的完整流程
確保光罩的可製造性
製作光罩前，必须先评估资料集是否符合光製作限制，这是非常重要的一点；Calibre允许您利用一组可程式弹性规则（MRC），执行快速可靠的光罩製作规则检查。Calibre OPCpro可以线上强制执行（in-line enforcement）光罩製作约束条件，確保执行光学製程修正程序时，线路的移动不会抵触光罩约束条件。错误输出很容易在REV上面评估，它是Calibre的互动式结果显示环境，並已整合至绝大多数常见的积体电路佈局编辑器，或是Mentor Graphics自己的显示工具，例如MDPview、DESIGNrev、Calibre WORKbench以及Calibre LITHOview。
::::::English Description::::::
Calibre LVS
Industry standard physical verification tool for layout versus schematic.
Provides method for accurate device parameter extraction with integration to Calibre xRC
Allows virtually unlimited capacity for hierarchical designs
Offers easy-to-use automatic analysis and optimization of hierarchy for execution efficiency across all design styles
Seamless interface within many design environments
Benefits
Unparalleled performance and capacity
Highest accuracy verification
Enables accurate post-layout simulation
Calibre DESIGNrev
Calibre DESIGNrev offers fast loading and visualization of multi-gigabyte GDSII layout data.
Allows large designs to be opened rapidly
Supports automatic chip finishing operations through a TCL programming API
Allow users to cut, copy, paste, delete, move and more with unlimited undo/redo function; and access native data within the GDSII database, including polygons, edges, text, cells, instances, arrays and more.
Fast, streamlined iteration loop through integration with Calibre Interactive and RVE
Quick GDSII loading, viewing, error identification, modification and re-invocation
Benefits
Dramatically reduces time to tape-out
Allows convenient re-verification of the full design, or only the data that has been modified
Efficiently automates chip finishing tasks
Calibre RET (OPC and PSM)
The Calibre product line’s sub-wavelength resolution enhancement tools are the first complete physical verification and manufacturability solution.
Ensure accurate simulation and correction
Minimizes data expansion with an advanced hierarchical database engine
Fully integrated physical verification and RET technologies make it easy to upgrade an established flow from layout-to-silicon with next-generation technology
Ensures that just the right amount of RET is applied for each run
Benefits
’Mask-friendly’ OPC, PSM, and fracture format output minimizes mask costs and lowers overall write times
Complete PSM solution enables layout of fast, small gate
Complementary products:
Calibre OPCsbar – Scattering bars
Calibre TDopc – Table-driven OPC
Calibre PSMgate – Phase shift mask assignment for gates
Calibre WORKbench – Environment for creating accurate process models and tested production-ready tool setup files
Calibre LITHOview – subset of Calibre WORKbench
Calibre Printimage – Simulated silicon print image
Calibre Interactive
This interface provide users with the capabililty to access data in industry standard formats (GDS, spice netlists) from the SVDB directory after a Calibre LVS-H run
Enables interactive cell/block and full-chip verification
Flexible, customizable interface
Speeds the iterative process of physical verification through direct invocation from layout window
Allows users to make iterative verification runs very quickly
Supports "runsets" that contain settings such as rule file names, run directories, etc.
Uses environment variables for further customization and flexibility
Benefits
Seamless integration with popular design environments preserves the investment in EDA tools
Saves time by allowing users to re-verify only the portion of the design that has been altered
Calibre MDP
Calibre MDP tool suite allows for seamless continuation of the data manipulations required for resolution enhancement techniques (RET), such as phase shift mask (PSM), scattering bars (SB) and optical and process correction (OPC) to the mask data format conversion in one batch run.
Seamless extension of tape-out verification and RET into mask data generation.
Supports optimum mask writer performance
Allows for quick assessment of manufacturability of the design, preventing time-consuming stops in the mask making process
Enables mask proximity correction (MPC) via rules based adjustments
Allow for easy visual assessment and verification of the results
Benefit Highlights
Fast turn-around time and data volume containment helps manage mask cost
Seamless integration in verification environments preserves the investment in EDA tools
软件為完整版本，需要請聯繫電話：电话TEL: 186 0559 0805
■□■□■□■□■□■□■□■□■□■□■□■□■□■□■□
************************************************** **************************************
联系QQ：1270846518 联系QQ：1270846518
电话TEL: 186 0559 0805 电话TEL: 186 0559 0805
邮箱: gjtsoft@qq.com或 gjtsoft@sina.com(来信复回复)
查询更多软件请到：www.gjtsoft.com
请使用Ctrl+F 键来查询您所需软件,找到后联系我们QQ或是邮件,我们会第一时间为您回复
...
